PROSEDUR DESAIN

Desain rangkaian urutan sisitem digital mulai dari satu set spesifikasi dan memuncak dalam diagram logika atau daftar fungsi Boolean dari mana diagram logika dapat diperoleh. berbeda dengan sirkuit kombinasional, yang sepenuhnya ditentukan oleh tabel kebenaran. Langkah pertama dalam merancang rangkaian sekuensial untuk mendapatkan tabel state atau representasi setara.

Sebuah rangkaian sekuensial sinkron terdiri dari flip-flop dan gerbang combinational,. Desain rangkaian terdiri dari memilih flip-flop dan kemudian menemukan struktur gerbang combinational, yang bersama dengan flip-flop, menghasilkan sirkuit yang memenuhi spesifikasi lain. Jumlah flip-flop ditentukan dari jumlah state yang diperlukan dalam sirkuit. Rangkaian combinational berasal dari tabel state dengan metode yang disajikan dalam bab ini. Bahkan sekali jenis dan jumlah flip-flop ditentukan, proses desain melibatkan sebuah transformasi dari masalah rangkaian urutan ke masalah sirkuit kombinasional. Dengan cara ini, teknik desain sirkuit combinational dapat diterapkan.

Bagian ini menyajikan prosedur untuk desain rangkaian sekuensial. Walaupun dimaksudkan untuk menjadi panduan bagi pemula, prosedur ini dapat dipersingkat dengan pengalaman. Prosedur ini pertama diringkas oleh daftar langkah yang disarankan berturut-turut:

1. Kata deskripsi dari perilaku sirkuit dinyatakan. Hal ini dapat disertai dengan diagram state,   diagram waktu, atau informasi terkait lainnya.

2. Dari informasi yang diberikan tentang sirkuit, mendapatkan state table.

3. Jumlah state mungkin dikurangi dengan metode s
tate reduction jika sirkuit sekuensial dapat dicirikan oleh hubungan input output independen dari sejumlah state.

4. Tetapkan nilai biner untuk masing-masing negara jika state mendapatkan tabel dalam langkah-langkah dua atau tiga mengandung simbol huruf

5. Tentukan jumlah flip-flop yang dibutuhkan dan menetapkan simbol surat kepada masing-masing.

6. Pilih jenis flip-flop yang akan digunakan.

7. Dari state table, menurunkan eksitasi sirkuit dan tabel output.

8. Menggunakan peta atau metode penyederhanaan lain, berasal fungsi sirkuit output dan fungsi masukan flip-flop

9. Menggambar diagram logika.

Spesifikasi Kata dari perilaku sirkuit biasanya mengasumsikan bahwa pembaca akrab dengan logika digital terminologi. Hal ini diperlukan bahwa penggunaan desainer intuisi dan pengalaman untuk sampai pada interpretasi yang benar dari spesifikasi sirkuit, karena keterangan kata mungkin tidak lengkap dan tidak tepat. Namun, sekali seperti spesifikasi telah ditetapkan dan state table yang diperoleh, adalah mungkin untuk menggunakan prosedur formal untuk merancang rangkaian.

Contoh yang mengikuti mengasumsikan bahwa jumlah state dan tugas biner untuk state-state yang dikenal. Sebagai konsekuensi, langkah 3 dan 4 desain tidak akan dipertimbangkan dalam diskusi berikutnya.

Sudah disebutkan bahwa m flip-flop dapat mewakili sampai 2^m state yang berbeda. sirkuit mungkin tidak menggunakan state biner jika jumlah state kurang dari 2 ^m. state-state yang tidak digunakan diambil sebagai kondisi selama desain bagian rangkaian kombinasional dari sirkuit.

Jenis flip-flop yang digunakan mungkin dimasukkan dalam spesifikasi desain atau mungkin tergantung pada apa yang tersedia untuk desainer. Banyak sistem digital yang dibangun sepenuhnya dengan JK flip-flop karena mereka yang paling serbaguna yang tersedia. Ketika banyak jenis flip-flop yang tersedia, disarankan untuk menggunakan D flip-flop untuk aplikasi yang memerlukan transfer data (seperti register geser), jenis aplikasi Melibatkan T untuk melengkapi (seperti counter biner) dan jenis JK untuk aplikasi umum.

Informasi output eksternal yang ditentukan di bagian output dari tabel state. Dari itu kita dapat memperoleh fungsi sirkuit. Tabel eksitasi untuk sirkuit ini mirip dengan yang dari individu-flip flop, kecuali bahwa kondisi input ditentukan oleh informasi yang tersedia di kolom ini-state dari state table. Metode mendapatkan tabel eksitasi dan fungsi masukan flip-flop disederhanakan adalah yang terbaik diilustrasikan dengan contoh.

Kami ingin merancang rangkaian sekuensial state diagram sistem digital yang diberikan pada gambar 1. Jenis flip-flop yang akan digunakan adalah JK.

Diagram state terdiri dari empat state dengan nilai biner yang sudah ditetapkan. Karena garis diarahkan ditandai dengan satu digit biner tanpa slash, kami menyimpulkan bahwa ada satu variabel input dan variabel output (state bagian flip-flop dianggap sebagai output dari rangkaian). Kedua flip-flop untuk mewakili empat state ditujukan A dan B. variabel input ditunjuk x.

Tabel state untuk sirkuit ini, berasal dari diagram state, akan ditampilkan dalam tabel 1. Perhatikan bahwa tidak ada bagian output untuk sirkuit ini. Sekarang kita akan menunjukkan prosedur untuk mendapatkan tabel eksitasi dan struktur gerbang combinational.

Penurunan dari tabel eksitasi difasilitasi jika kita mengatur state table dalam bentuk yang berbeda. Formulir ini ditunjukkan dalam tabel 6-12, di mana state ini dan busur variabel input disusun dalam bentuk tabel kebenaran.

Nilai state berikutnya untuk setiap keadaan-state dan kondisi input disalin dari tabel 6-11. Tabel eksitasi dari sirkuit adalah daftar kondisi flip-flop yang akan menyebabkan keadaan transisi yang diperlukan dan merupakan fungsi dari jenis flip-flop yang digunakan. Karena contoh ini ditentukan JK flip-flop, kita perlu kolom untuk masukan J dan K flip-flop A (dilambangkan oleh JA dan KA) dan B (dinotasikan oleh JB dan KB).

Tabel eksitasi untuk flip flop JK-diperoleh dalam tabel 6-10 (b). tabel ini kini digunakan untuk mendapatkan tabel eksitasi dari sirkuit. Sebagai contoh, pada baris pertama dari tabel 6-12, kita memiliki transisi untuk A flip-flop dari 0 di state hadir untuk 0 di state berikutnya. Dalam tabel 6-10 (b), kita menemukan bahwa transisi state 0-0 dalam mensyaratkan bahwa masukan J = 0 dan masukan K = X. jadi 0 dan X akan disalin pada baris pertama di bawah JA dan KA, masing-masing. Sejak baris pertama juga menunjukkan transisi untuk B flip-flop dari 0 di state hadir untuk 0 di state berikutnya, 0 dan X akan disalin pada baris pertama di bawah JB dan KB. Baris kedua tabel 6-12 menunjukkan transisi untuk B flip-flop dari 0 di state hadir untuk 1 di state berikutnya.

Dari tabel 6.10 (b), kita menemukan bahwa transisi dari 0 ke 1 memerlukan 0 ke 1 memerlukan input yang J 1 = dan masukan K = X. Jadi 1 dan X akan disalin pada baris kedua di bawah JB dan KB, masing-masing. proses ini dilanjutkan untuk setiap baris tabel dan untuk setiap flip-flop, dengan kondisi input seperti ditentukan dalam tabel 6-10 (b) tidak dapat disalin ke dalam baris yang tepat dari flip-flop tertentu sedang dipertimbangkan.

Mari kita berhenti sejenak dan mempertimbangkan informasi yang tersedia dalam tabel eksitasi seperti Tabel 6-12. kita tahu bahwa rangkaian urutan terdiri dari sejumlah flip-flop dan rangkaian kombinasional. Gambar 6-24 menunjukkan dua JK flip-flop yang diperlukan untuk sirkuit dan kotak untuk mewakili rangkaian kombinasional. dari diagram blok, jelas bahwa output dari rangkaian kombinasional pergi ke input flip-flop dan keluaran eksternal (bila ditentukan). masukan ke sirkuit combinational adalah input eksternal dan nilai-nilai state kini-flip-flop. Apalagi, fungsi Boolean yang menentukan sirkuit combinational berasal dari sebuah tabel kebenaran yang menunjukkan hubungan input-output dari rangkaian. Tabel kebenaran yang menggambarkan rangkaian kombinasional tersedia pada tabel eksitasi. sirkuit masukan kombinasional yang ditentukan di bawah kolom saat ini state dan input, dan output-combinational sirkuit yang ditentukan di bawah kolom input flip-flop. demikian, tabel eksitasi mengubah diagram state untuk tabel kebenaran yang diperlukan untuk desain bagian combinational-sirkuit dari rangkaian sekuensial.

Fungsi Boolean disederhanakan untuk rangkaian kombinasional sekarang dapat diturunkan. Masukan adalah variabel A, B, dan x; output adalah variabel JA, KA, JB, dan KB.

Informasi dari tabel kebenaran ditransfer ke dalam peta Gambar. 6-25, di mana empat disederhanakan fungsi masukan flip-flop yang diturunkan:

JA = KA = Bx Bx

JB = x KB = (A () x)

Diagram logika digambarkan dalam Gambar. 6-26 dan terdiri dari dua flip-flop, dua gerbang AND, satu pintu gerbang eksklusif-NOR, dan satu inverter.

Tabel eksitasi dari rangkaian urutan dengan m flip-flop, input k per flip-flop, dan input eksternal n terdiri dari kolom m+n bagi state ini dan variabel masukan dan baris n sampai 2m terdaftar di beberapa hitungan biner.

Bagian state berikutnya memiliki kolom m, satu untuk setiap flip-flop. Nilai input flip-flop tercantum di kolom mk, satu untuk setiap masukan setiap flip-flop. Jika rangkaian berisi output j, tabel harus menyertakan kolom j. Tabel kebenaran dari rangkaian kombinasional diambil dari tabel eksitasi dengan mempertimbangkan ini mn- state dan kolom input sebagai masukan dan j mk nilai input flip-flop dan keluaran eksternal sebagai output.

Desain dengan D Flip-Flops.

Waktu yang diperlukan untuk merancang rangkaian urutan yang menggunakan D flip-flop dapat dipersingkat jika kita memanfaatkan fakta bahwa keadaan berikutnya dari flip-flop sama dengan masukan D nya sebelum ia penerapan sebuah pulsa sistem digital. Ini ditampilkan dalam tabel eksitasi dari flip-flop D yang tercantum dalam tabel 6-10 (c). Tabel eksitasi jelas menunjukkan bahwa D = Q (t 1), yang berarti bahwa nilai state berikutnya di state table menentukan kondisi masukan D langsung, sehingga tidak perlu untuk tabel eksitasi yang diperlukan dengan jenis flip- flop.

Prosedur desain dengan D flip-flop akan ditunjukkan melalui contoh. Kami ingin merancang rangkaian urutan sistem digital yang beroperasi sesuai dengan tabel state yang ditunjukkan dalam tabel 6-13. Tabel ini sama dengan state table dari Tabel 6-12 kecuali untuk kolom tambahan yang mencakup keluaran y. Untuk kasus ini, tidak perlu mencakup tabel eksitasi untuk DA masukan flip-flop dan DB sejak DA = A (t 1) dan DB = B (t 1). Fungsi masukan flip-flop dapat diperoleh secara langsung dari kolom state berikutnya A dan B dan dinyatakan dalam jumlah minterms sebagai berikut:

DA (A B,, x) = (2,4,5,6)

DB (A B,, x) = (1,3,5,6)

y (A B,, x) = (1,5)

Dimana A dan B nilai sekarang keadaan flip-flop A dan B, x adalah input, dan DA dan DB adalah fungsi masukan. Yang minterms untuk output y diperoleh dari output kolom dalam state table.

Fungsi Boolean disederhanakan dengan menggunakan peta diplot pada Gambar. 6-27. Fungsi sederhana adalah:

DA = AB 'Bx'

DB = A'x B'x Abx '

y = B'x

Diagram logika rangkaian sekuensial ditunjukkan pada Gambar. 6-28